1．74LS160逻辑功能测试
74LS160是中规模集成同步十进制加法计数器，具有异步清零和同步预置数的功能。使用74LS160通过置零法或置数法可以实现任意进制的计数器。其引脚图见图4-9-1。
先对74LS160的基本功能进行测试，并将计数器的工作状态填入表4-9-1中。
①异步清零：当RD＝0时，Q 0＝Q1＝Q2＝Q3＝0。
②同步预置：当LD＝0时，在时钟脉冲CP上升沿作用下，Q 0＝D0，Q1＝D1，Q2＝D2，Q3＝D3。
③锁存：当使能端EPET＝0时，计数器禁止计数，为锁存状态。 ④计数：当使能端EP＝ET＝1时，为计数状态。
表4-9-1 74LS160的逻辑功能表
时钟CP × ↑ × × ↑ 异步清除RD 同步置数LD EP ET × × × × 0 1 × 0 1 1 工 作 状 态 0 1 1 1 1 × 0 1 1 1
2．74LS160的应用
（1）用两片74LS160和门电路构成24进制计数器（用复位法），要求译码显示，并显示数字为00－23的循环。
1）接成并行进位型。设计电路并用数码显示验证计数功能，记录数码显示情况。
图4-9-1 74LS160引脚图
2）接成串行进位型。设计电路并用数码显示验证计数功能，记录数码显示情况。
（2）用74LS160和门电路设计一个计数译码显示电路，要求计数显示为1－7。实验验证电路功能，并用“逻辑电平测试”中的发光二极管观察CP脉冲、Q0、Q1、Q2状态的变化过程，把波形记录下来。
3．74LS192的应用
74LS192是中规模集成同步十进制可逆计数器，具有加法计数和减法计数双功能，分别由加法计数脉冲和减法计数脉冲控制；具有异步清零和异步预置数功能。其详细功能表及芯片引脚图请参阅附录C相关内容。
用74LS192和门电路设计一个倒计时秒表的计数译码显示电路。要求显示60～00，精度为1秒，标准秒脉冲由实验台的“TTL信号”代替，或自行设计电路产生秒脉冲信号。验证其功能。
74ls153管脚图
逻辑功能图
封装：